• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1982001265A1
    申请号:PCT/JP1981/000245
    申请日:1981-09-21
    公开日:1982-04-15
    发明作者:Fanuc Ltd Fujitsu
    申请人:Kurakake M；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 細 害
    [0002] 数値制御装置におけるローデイ ング方式
    [0003] 技 術 分 野
    [0004] 本発明は不揮発性メ モ リ に格納しておいたコ ン ト ロ ー ル プロ グラムを ス テ ム側に設けられた RAMに転送する 数値 制御装置における ロ ーディ ング方式の改良に関する もので め る 。
    [0005] 背 景 技 術
    [0006] ロ ーデイ ングは従来、 ロ ーデイ ング用プロ グラムをそれ 専用の ROMに格納しておき、 メ イ ンプロ セ ッサがそのプ ロ グラムを実行する こ と によ り行なわれていた。 しかしるが ら、 この.方式では ロ ーディ ン グ方式採用の数値制御装匱が その使用を排除しよ う と して いる専用の ROMを必要とする こ とから部品点数が増加して回路が複雜になる と共にハ ー ド クエアコ ス トが高く ¾る欠点があった。
    [0007] 発 明 の 開 示
    [0008] 本発明はこのよ う な従来の欠点を改善したものであ り 、 その目的は、 最近においては ROMを内蔵 したマイ ク 口プロ セ ッサをメ イ ンプロセ ッサの負荷分担用に使用する こ とが 行るわれている こ と に着目 して、 そのよ う ¾場合には、 そ の内蔵 ROMの空領域にロ ーディ ング用プ ロ グラムを格納し ておく こ と によ り 、 回路構成を簡略化しハ ー ド ク エアコ ス ト を低滅化できる よ う にする こ と にある。
    [0009] 図面の簡単る説明
    [0010] OMPI 図は本発明を実施する数値制御装置の一倒を表わす要部 プロ フ ク図である。
    [0011] 発明を実施するための最良の形態
    [0012] 本発明をよ り詳細に説述するために ¾下実施例について 詳钿に説明する。
    [0013] 図は本発明を実施す ¾数儘制翻装置の一例を表わす要部 ブ ロ フク 図であ り 、 1 0 はメ イ ンプ ロ セ ッ サ、 2 0 はメ イ ンバス、 5 0 は不揮発性メ モ リ 、 4 0は RAM、 5 0は軸制 翻回路、 6 0はサブプロ セフ サ、 0 1 はそれに内 ¾された
    [0014] ROM、 7 0 はサブプロ セ ッ サのバスであ る。
    [0015] 図中、 メ イ ンプロ セ フサ 1 0は数値制御のためのデータ 処理を行る ぅブロ セ グサであ り 、 良く 知られている よ うに コ ン ト ロールプログラ ムに従って RAM 4 0等のデータを演 算処理し、 その結果を軸制卸回路 5 0 に与えて所定の数値 制御を実行する ものである。
    [0016] 不揮発性メ モ リ 3 0は、 数値制翻接能を実現するための 上記コ ン ト ロ ー ルプ ロ グラ ムを格納する メ モリ で、 メ イ ン バス 2 0 に接続され、 その内容はメ イ ン プロ セ ッサ 1 0 ^ 読出せる よ う に つて いる 。 RAM 4 0 も メ イ ンブ ロ セ フサ 1 0から書込み読出し可能 よ う にメ イ ン バ ス 2 0 に接続 されている。
    [0017] サブプ ロ セ ッ サ ό θ は、 メ イ ンプロ セ ッサ 1 0 の負荷分 担用と して例えば各軸毎に分割される制御や位置ループ制 御の一部などを負担するために設けられたものであ り 、 そ
    [0018] OMPI の構成は内部に ROMを含んだいわゆる オ ー ルィ ン ワ ンマイ ク ロ ブ ロセ： サ (a in one micro rocessor) である。 こ のサブプロ セ ッサ <5 0 の内部 ROM 01 の内容は、 メ イ ンブ 口 セ ッサ 1 0 力》ら読取れる よ うに構成しておく 。
    [0019] 上記構成において、 本実施例では、 ロ ーディ ング用プロ グラムをサブプロセ ッ サ ό 0 内の ROM 61 に格納しておく。 そ して、 数値制御装置の電源投入時に、 メ イ ンプロ セ フサ 1 0 に ROM 61 内のロ ーディ ング用プログラムを読出 させ てこれを RAM 40 に転送させ、 ロ ーディ グ用ブログラ ム を一旦 RAM 40 に記億させる。 このよ う る機能.は一般にブ 口 セ ッサのマイ ク ロ ブロ グラ ムによ り 実現する こ とができ る。 次に、 RAM 40 に転送したロ ーディ ング用プロ グラ ム をメ イ ンプロ セグサ 1 0 に実行させ、 不揮発性メ モ リ 5 0 に格納しておいたコ ン ト ロ ー ルブ σグラムを RAM 40 に転 送して ロ ーディ ングを完了する。
    [0020] るお、 ロ ーデイ ング用プログラムをー且： AM 40 に記憶 させず、 メ イ ンプロ セ フサ 1 0 ί ROM 61 内のロ ーディ ン グ用ブ口 グラムを頫次読取り ¾がら これを実行する こと に よって も、 ロ ーディ ングを行な う こ とは可能である。 し力 1 しながら 、 一股にメ イ ンプロ セ ッサ 1 0 のワー ド長はサブ プロ セ ッサ ό 0 のそれよ り も長く 例えば倍の語長を有して いるから、 ROMの内容を読取 り 力；らそのプロ グラ ムを実 行する上記方法では ^ ーケ ン スが複雜に る り且つ口 一ディ ング時間も長く な る欠点がある。 その為、 本発明では一旦
    [0021] _O PI RAM 4 0 にロ ーディ ング用プログラムを記憶する こ と と し、 專用 ROMにロ ーディ ング用プログラムを記憶して いた従来 と同様の速度でロ ーディ ングが可能と ¾る よ うにしたもの である。
    [0022] J21上説明 したよ う に、 本発明に依れば、 メ イ ン ブ ロ セ ブ サの負荷分担用サブプロ セ ッサ内の ROMにロ ーディ ング用 プログラムを格納しておく から、 従来必要であったロ ーデ ング用プロ グラム専用の ROMは不要にな り 、 回路構成の 簡略化とハ ー ド ク エア コ ス ト の低 ¾化が図れる利点がある。 また、 ROMに格鈉したロ ーディ ング用プログラムをー且
    [0023] RAMに転送してそれをメ イ ンプロセッサに実行させるよ う にしたので、 ローディ ング速度は低下する こ とは ¾い。 更 に、 他の方式と して ロ ーディ ングをサブプロ セ ッサに行 ¾ わせる方式も考えられるが、 メイ ンプロ セッ サは一般にサ ブプロ セッサに比べて高度 ¾接能を有しているから、 実際 のロ ーディ ングをメ イ ンプロ セ ッ で行るわせる本発明の 方がロ ーディ ングブログラ ムのス テ ッ プ数が少る く て済み、 従って必要とする記億容量が渎少してサブプロセ ッサ内蔵 ROMの有効利用が図れる と と もにロ ーディ ング時間も短い と い う利点がある。
    [0024] なお、 本発明は前述した実施例にのみ限定される もので はな く 、 その他各種付加変更し得る ものである。 たとえば、 本発明を適用する数値制御 置は、 サブプロ セッサの役割 等に応じてサブプロ セ フサと メ イ ンブロ セ グサとが相互に f OMPI , 或は一方向にデータ転送可能の如 く 構成されて いても良い t
    [0025] OMFI
    [0026] 奮0 ぶ
    权利要求:
    Claims
    請 求 の 範 囲
    数値制御のためのデータ処理を行 ¾ う メ イ ンブ ロ セ フサ と、 該メ イ ンブロ セフサの負荷分担用のプロセ フサであつ て ROMを内蔵する サブブ ロ セ フサと、 前記メ イ ンプ ロ セ フ サのメ ィ ン バ ス に接続されコ ン ト ロ ー ルプ ロ グラ ムを格納 する不揮発性メ モ リ と、 前記メ イ ンプ ロ セ ッサのメ イ ン バ ス に接続された書込み読出し可能 ¾ RAMとを備え、 前記不 揮発性メ モ リ に格鈉されたコ ン ト ロ ー ルプログラ ムを前記 RAMに転送するためのロ ーディ ング用プログラムを前記サ ブプ ロ セ ッ サに内蔵された ROMに記憶させておき、 数値制 御装置の電源投入時に、 前記メ イ ンプ ロ セ ッ サに前記 ROM 内の口一 .ディ ング甩プ ロ グラ ムを読出させて これを前記
    RAMに転送させ、 該 RAMに転送したロ ーディ ング用プロ グ ラ ムを前記メ イ ンブロ セ フサに実行させて前記不揮発性メ モ リ に格钠したコ ン ト ロ ー ルプログラムを前記 RAMに転送 する よ う にしたこと を特徵とする数値制御装置における 口 一ディ ング方式 O
    类似技术:
    公开号 | 公开日 | 专利标题
    EP0538817B1|2001-07-25|High-speed processor capable of handling multiple interrupts
    US3614746A|1971-10-19|Memory addressing device using arbitrary directed graph structure
    EP0517282B1|1999-07-28|Register allocation in an information processing apparatus
    US4488227A|1984-12-11|Program counter stacking method and apparatus for nested subroutines and interrupts
    US5675770A|1997-10-07|Memory controller having means for comparing a designated address with addresses setting an area in a memory
    EP0059018B1|1985-05-22|Multiprocesseur avec affectation dynamique des tâches en multitraitement et son utilisation
    US4648035A|1987-03-03|Address conversion unit for multiprocessor system
    US5014191A|1991-05-07|Security for digital signal processor program memory
    US3401376A|1968-09-10|Central processor
    KR940002296B1|1994-03-21|반도체 집적회로 장치
    US7496377B2|2009-02-24|Memory device in mobile phone
    EP0473275B1|2000-02-09|Memory control unit and memory unit
    KR950008226B1|1995-07-26|버스트 전송 모드를 갖는 버스 마스터
    DE60010674T2|2005-06-16|Hochgeschwindigkeits-prozessorsystem, verfahren zu dessen verwendung und aufzeichnungsmedium
    US3781810A|1973-12-25|Scheme for saving and restoring register contents in a data processor
    US5155853A|1992-10-13|Data processor operating in a vector interrupt mode and register bank switching mode with selected bank for interrupt processing
    US6209085B1|2001-03-27|Method and apparatus for performing process switching in multiprocessor computer systems
    US5129093A|1992-07-07|Method and apparatus for executing an operation request signal in a loosely coupled parallel computer having processor elements capable of updating memory contents and minimizing exclusive control of sharable distributed memories
    EP0110642B1|1988-09-21|Microcomputer
    EP0268285B1|1994-05-25|Verfahren und Schaltungsanordnung zum Urladen eines Zweitrechners
    US5696989A|1997-12-09|Microcomputer equipped with DMA controller allowed to continue to perform data transfer operations even after completion of a current data transfer operation
    US4410939A|1983-10-18|System for program interrupt processing with quasi-stack of register-sets
    US3889243A|1975-06-10|Stack mechanism for a data processor
    US3786432A|1974-01-15|Push-pop memory stack having reach down mode and improved means for processing double-word items
    US4811202A|1989-03-07|Quadruply extended time multiplexed information bus for reducing the `pin out` configuration of a semiconductor chip package
    同族专利:
    公开号 | 公开日
    KR830008225A|1983-11-16|
    EP0060893A4|1985-10-17|
    EP0060893B1|1989-05-31|
    EP0060893A1|1982-09-29|
    KR880001646B1|1988-09-03|
    US4462086A|1984-07-24|
    DE3177062D1|1989-07-06|
    JPS5760409A|1982-04-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS4828892A|1971-08-10|1973-04-17|||
    JPS5162280A|1974-11-28|1976-05-29|Okuma Machinery Works Ltd|Suchiseigyosochiniokeru shokinosentakuhoshiki|
    JPS52142178A|1976-03-29|1977-11-26|Olivetti Controllo Numerico|Numerical control system for machine tool|GB2334606A|1998-02-20|1999-08-25|Hewlett Packard Co|Upgrading end-user performance|DE2319507A1|1972-04-26|1973-11-15|Bendix Corp|Verfahren und vorrichtung zur eingabe eines steuerprogramms in einen rechner fuer die numerische steuerung einer werkzeugmaschine|
    US4138718A|1977-11-14|1979-02-06|Allen-Bradley Company|Numerical control system with downloading capability|
    JPS5939044B2|1978-08-21|1984-09-20|Omron Tateisi Electronics Co||
    JPS5539944A|1978-09-12|1980-03-21|Mitsubishi Heavy Ind Ltd|Control device of industrial robot|US4590556A|1983-01-17|1986-05-20|Tandy Corporation|Co-processor combination|
    JPS61184607A|1985-01-21|1986-08-18|Mitsubishi Electric Corp|Numerical controller|
    US5109521A|1986-09-08|1992-04-28|Compaq Computer Corporation|System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory|
    JPH0193801A|1987-10-05|1989-04-12|Fanuc Ltd|Loading device for control program|
    US5307497A|1990-06-25|1994-04-26|International Business Machines Corp.|Disk operating system loadable from read only memory using installable file system interface|
    JP2926282B2|1991-06-06|1999-07-28|株式会社日立製作所|空気調和機及びその運転制御プログラムを記録した媒体|
    US5606660A|1994-10-21|1997-02-25|Lexar Microsystems, Inc.|Method and apparatus for combining controller firmware storage and controller logic in a mass storage system|
    US6728851B1|1995-07-31|2004-04-27|Lexar Media, Inc.|Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices|
    US6081878A|1997-03-31|2000-06-27|Lexar Media, Inc.|Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices|
    US6801979B1|1995-07-31|2004-10-05|Lexar Media, Inc.|Method and apparatus for memory control circuit|
    US6757800B1|1995-07-31|2004-06-29|Lexar Media, Inc.|Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices|
    US6411546B1|1997-03-31|2002-06-25|Lexar Media, Inc.|Nonvolatile memory using flexible erasing methods and method and system for using same|
    WO2000030116A1|1998-11-17|2000-05-25|Lexar Media, Inc.|Method and apparatus for memory control circuit|
    JP2001195261A|2000-01-13|2001-07-19|Nec Corp|外部メモリから内蔵メモリへのプログラム転送方法およびその転送方法を用いたマイクロコンピュータ|
    US7594135B2|2003-12-31|2009-09-22|Sandisk Corporation|Flash memory system startup operation|
    JP2005339018A|2004-05-25|2005-12-08|Fanuc Ltd|数値制御装置|
    JP2014035564A|2012-08-07|2014-02-24|Fanuc Ltd|マルチコアプロセッサを有する数値制御装置|
    法律状态:
    1982-04-15| AK| Designated states|Designated state(s): SU US |
    1982-04-15| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1982-05-27| WWE| Wipo information: entry into national phase|Ref document number: 1981902602 Country of ref document: EP |
    1982-09-29| WWP| Wipo information: published in national office|Ref document number: 1981902602 Country of ref document: EP |
    1989-05-31| WWG| Wipo information: grant in national office|Ref document number: 1981902602 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP80/136468800930||1980-09-30||
    JP13646880A|JPS5760409A|1980-09-30|1980-09-30|Loading system of numerical control device|DE8181902602T| DE3177062D1|1980-09-30|1981-09-21|Loading system for a numerical control unit|
    [返回顶部]